vhdl语言注意点（vhdl语言entity）

摘要： 本篇目录：1、VHDL语言怎么生成原理图2、...

本篇目录：

• 1、VHDL语言怎么生成原理图
• 2、VHDL语言的应用方向?如何才能学好呢?
• 3、我想学习VHDL语言,不知有谁能给我解答我的几个疑惑
• 4、用VHDL语言进行电路设计,文件存盘时,应注意哪些问题???
• 5、VHDL语言的概念与在实验中的应用?
• 6、vhdl语言输入方式与原理图输入方式对比,有哪些优缺点

VHDL语言怎么生成原理图

quartus II里的file目录下creat/update，然后 creat symbol files for current file可以生成模块，然后新建一个bdf文件，双击空白处，会跳出对话框，加入你要的模块即可。

是的，你要把写好并验证过的VHDL程序选择一种FPGA或CPLD下载烧写到芯片中，再根据芯片型号去AD查找相应器件就行了，在AD中根据FPGA布局布线时分配的引脚绘制原理图就OK。

首先在运行中输入notepad，启动记事本程序。在记事本程序中输入需要在Quartus II中录入的汉字，然后选择复制。然后找到并打开Quartus II软件，找到并双击打开目标VHDL文件。将鼠标光标插入到需要录入汉字的位置。

先把设计编译一次，然后在设计文件上右键选择locate in rtl viewer即可。

VHDL语言的应用方向?如何才能学好呢?

VHDL语言的设计主要有三个设计方向：一是模块设计，信号输出后，进行信号转换，同时对信号进行完整存储；第二设计模块有效采集各种脉冲输入模块数据，方便产生计数器、定时器等控制信号。

VHDL可以描述一个单片机的功能，但即使学习了VHDL，也还是需要学习单片机的。因为VHDL是用于设计硬件系统的，而单片机只是一个硬件系统的实例，不了解单片机就无法设计它。VHDL用于设计硬件系统，与软件关系不太大。

vhdl语言，学习了可以开发硬件，它本来就是一种硬件语言，是学习eda不可少的一种语言，可以开发硬件，比如说嵌入式系统，数字系统等等。

所以建议初学者学习Verilog，语法简单，语言天赋好的同学甚至可以在数个小时内简单掌握。若基于某种要求，学习VHDL也不妨，二者大同小异。 为什么要学习HDL（HardwareDiscraptionLanguage）。

VHDL刚接触确实觉得好难挺神秘，接触多了也没什么了，VHDL编的代码跟C差不多啊，按照套路就可以了，开头有个IEEE.LIBRARY.STD_……相当于C的include，接下来是entity……相当于C的main，process相当于C的函数。

VHDL当然好学，语法内容比C语言要少，不过它本质是硬件描述语言，你可以通过实践的方式慢慢去理解，什么是并行的概念。

我想学习VHDL语言,不知有谁能给我解答我的几个疑惑

可能你没有学习过数字电路，在语言编译实际生产的数字电路中，如果是电平触发的编译出来的是触发器，如果是边沿触发编译出来的是寄存器，触发器有很多坏处，比方说不稳定，对毛刺敏感，容易形成锁存电路等等。

when子句是case语句的一部分，在你的描述片段中看不出来。你给的描述片段太少了，无法界定错误所在。你将case语句完整地上传上来，才好判断。

一般是Altera公司的。不过前期无须购买，等语言学的差不多了再上板子，前期学习都是仿真为主。最后我再加一点：开发环境可以用QuartusII1版本，配合ModleSim5g版本仿真，你很快就可以靠它吃饭了。

你说的是七段数码管的动态扫描显示吧。其实并没有必要让他们一起亮，依次点亮显示即可，但是由于切换的速度很快，由于人的视觉暂留作用，根本看不出是依次点亮的。给你个历程看看吧，下面是一个最简单的交通灯的程序。

用VHDL语言进行电路设计,文件存盘时,应注意哪些问题???

VHDL通常支持在一个时钟信号的同步下，对其它信号的状态进行判断的描述。

VHDL语言的设计主要有三个设计方向：一是模块设计，信号输出后，进行信号转换，同时对信号进行完整存储；第二设计模块有效采集各种脉冲输入模块数据，方便产生计数器、定时器等控制信号。

VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。

VHDL语言的概念与在实验中的应用?

1、VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。

2、VHDL语言是一种用于电路设计的高级语言，主要用于描述数字系统的结构，行为，功能和接口。它的应用主要是应用在数字电路的设计中。

3、VHDL 就是 VHSIC Hardware Description Language 的缩写，而 VHSIC 就是 Very High Speed Integrated Circuit 的缩写，其意义就是非常高速积体电路。所以 VHDL 就是非常高速积体电路的硬体描述语言。

4、Vhdl语言主要针对的是电路设计等方面。密码锁在vhdl中的实现实际上就是vhdl语言在数字电路中的一种应用。

5、VHDL的全称是Very-High-Speed Integrated Circuit Hardware Description Language，是一种用于设计硬件系统的描述语言。VHDL看起来与软件编程语言有些相似，但本质上有很大不同。

vhdl语言输入方式与原理图输入方式对比,有哪些优缺点

原理图方式更直观一点，但是在复杂系统中缺点就是比较乱，采用语言的方式比较适合复杂电路情况。VHDL 语言具有强大的语言结构，只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。

原理图更加直观，可以清晰地看出线路的连接 语言输入比较抽象，但是可以构建quartus里没有的器件。当然语言输入构建的器件可以导出为一个部件，放到原理图中使用。我上学期的实验双2选一就是用VHDL写的。

原理图是最早的数字系统设计方式，后来发展了HDL语言后就逐渐被淘汰了。因为原理图设计比较麻烦，可读性和可修改性都很差，非常不适合复杂的电路设计。

到此，以上就是小编对于vhdl语言entity的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。