vhdl语言立即赋值（vhdl赋值语句）

叶叶 2024-12-21 16:00:12 1

默认

摘要： 本篇目录：1、简述VHDL语言中变量和信号的不同之处。2、...

本篇目录：

1、简述VHDL语言中变量和信号的不同之处。
2、VHDL中怎么对端口和信号赋值,赋值后马上起作用吗?
3、vhdl中的一个问题,菜鸟问各位
4、VHDL赋初值问题
5、vhdl语言设计中,信号和变量的区别
6、一个关于VHDL赋值语句执行顺序的问题

简述VHDL语言中变量和信号的不同之处。

1、VHDL提供了SIGNAL和VARIABLE这两种对象来处理非静态数据，同时提供了CONSTANT、GENERIC来处理静态数据。信号可以在PACKAGE、ENTITY和ARCHITECTURE中声明，而变量只能在一段顺序描述代码的内部声明。因此，信号是全局的，而变量通常是局部的。变量的值通常是无法直接传递到PROCESS外部的。

2、信号赋值是有延迟的；而变量赋值则没有延迟。信号除具有当前值之外还具有属性；而变量只有当前值。信号值的变化可以激活被挂起的进程；而变量无此功能。信号不会导致系统行为的不确定性；而共享变量则可能导致系统行为的不确定。

3、符号不同：变量：= 信号 =延时：变量无延时信号有延时位置：娈量在PROCESS 信号ARCHITECTUUE SIGNAL BEGIN 信号可以是全局量，只要在构造体中已定义，那么构造体内的所有地方都可以使用；变量是局部量，只能在进程、子程序中定义和使用。如果将结果带出外部，则必须将变量付给一个信号量才行。

4、不太懂，但是大概是这样：VHDL中有三种数据类型：常量、变量和信号，前两个没啥特别，跟C和C++中的差不多，但是信号是VHDL特有的。

5、信号量不是立即赋值的，而变量这是立即赋值。比如temp=temp+1；若temp为信号量，那么temp的值将会在整个process都执行完毕之后才会变化，若temp为变量，那么temp的值在这条语句执行完毕后就会被附上新的值了。信号量是可以在进程之间相互调用的，而变量只能够在一个进程内定义使用。

6、端口是在实体中定义的，是实际存在的，对应着芯片的引脚；信号是在结构体中定义的，是个全局量，进程之间可以通过信号来通信，交换数据；变量是个局部量，只能用在定义的结构体或进里，不能用跳出进程或结构体。

VHDL中怎么对端口和信号赋值,赋值后马上起作用吗?

vhdl用=来给信号或者是端口赋值，如果是信号是寄存器的话，需要等时钟来了，赋值才起作用，如果信号不是寄存器的话则可以马上起作用。

(3)赋值时间不同：变量的值在程序运行过程中可以改变，赋值后变量的值立即改变；信号的值在程序运行过程中即使执行到代入语句时，也不立即改变，而是在整个进程结束后才对信号赋值。

先假设你的定义正确，那么你的信号w一定是w（x，y）类型的，那你调用的时候就不能只用一个参数x，(y呢？)；其次，你的定义是相互矛盾的，本身就有问题。

信号赋值是有延迟的，就是说语句写完之后，这个信号不会立马就有值了，而是等待一定时间后才有。

vhdl中的一个问题,菜鸟问各位

1、library UNISIM；use UNISIM.VComponents.all；这两个东西貌似无法使用。

2、第三个我觉得挺奇怪的，wait语句我一般都是在testbench里才用，这一边名叫test，一边又写的像D触发器……我弄testbench的话都是直接用软件生成前面的一大截，原理是用component语句调用要仿真的模块。第四个是个二选一；我手边没有软件不好下定论。

3、书上说因为AAB模块有时钟同步，所以送出的列值比送到端口上的列选信号晚一个时钟周期。此sss模块的功能是将列选择信号延时一个时钟期，使二者同步。

4、STD_LOGIC_ARITH和STD_LOGIC_UNSIGNED程序包中都没有声明/和rem运算符，当然不能应用于std_logic类型的运算了。

5、程序给你做出来了，完全符合你的要求。仿真的话时间用的太长，就仿了一个set1set2=00的50M的2500分频20k的，图也给你贴出来，不过频率太高，图片已经看不出clk的波形了。

VHDL赋初值问题

，你说的这个问题只会出现在仿真里，因为VHDL是硬件语言，你用VHDL语句赋的初值没用。所以，仿真中要想实现理想效果，需要：计数之前先reset，把计数初值设为0；置数之前把SETDATA值在仿真激励文件中给出来。

modlesim下面的仿真是要赋初值的。quarters2就不用所以出现了你所说的情况了。

这个程序有几个问题，我大概明白了题主的意思，不过我个人建议引入Reset，不然的话赋初值这个行为就会变得很麻烦，要记住VHDL是表述硬件行为的。

vhdl语言设计中,信号和变量的区别

信号可以在PACKAGE、ENTITY和ARCHITECTURE中声明，而变量只能在一段顺序描述代码的内部声明。因此，信号是全局的，而变量通常是局部的。变量的值通常是无法直接传递到PROCESS外部的。如果需要进行变量值的传递，则必须把这个值赋给一个信号，然后由信号将变量值传递到PROCESS外部。

符号不同：变量：= 信号 =延时：变量无延时信号有延时位置：娈量在PROCESS 信号ARCHITECTUUE SIGNAL BEGIN 信号可以是全局量，只要在构造体中已定义，那么构造体内的所有地方都可以使用；变量是局部量，只能在进程、子程序中定义和使用。如果将结果带出外部，则必须将变量付给一个信号量才行。

信号与硬件中互连元件端口的“连线”相对应；而变量在硬件中没有明确的对应物，变量只是为了便于设计实体的行为描述而定义的数据暂存区。信号赋值是有延迟的；而变量赋值则没有延迟。信号除具有当前值之外还具有属性；而变量只有当前值。